Sumatory cyfrowe iv2014, elektrotechnika, elektronika, elektronika lab
[ Pobierz całość w formacie PDF ]
POLITECHNIKA RZESZOWSKA
Katedra Podstaw Elektroniki 2011
SUMATORY CYFROWE
Celem ćwiczenia jest doświadczalna weryfikacja sposobów sumowania liczb binarnych za
pomocą scalonych układów cyfrowych TTL.
1.
WSTĘP
Tematem ćwiczenia są elementarne układy sumatorów liczb binarnych, przeznaczone do
zastosowań w układach i systemach cyfrowych. Ćwiczenie polega na badaniu funkcji
realizowanych przez różne układy sumatorów. W ćwiczeniu badane są kolejno: półsumator
dwubitowy, sumator dwubitowy (pełny) i czterobitowy sumator akumulujący. Podczas realizacji
ćwiczenia należy zwrócić uwagę na sposób realizacji poszczególnych sumatorów, w tym na układy
scalone wykorzystane do ich budowy oraz na pomiarowe metody określania stanów logicznych w
układach cyfrowych.
2.
OPIS TECHNICZNY WKŁADKI DM221A
Wkładka DM221A zawiera trzy układy sumatorów przedstawionych na rys. 1:
a) jednobitowy półsumator zbudowany z elementarnych bramek (rys. 1a),
b) jednobitowy pełny sumator, również zbudowany z elementarnych bramek (rys. 1b),
c) czterobitowy sumator akumulujący zbudowany z układów scalonych średniej skali integracji
(rys. 1c).
Rys.1. Schemat ideowy wkładki DM221A do badania sumatorów cyfrowych.
Wejściowe stany logiczne półsumatora ustala się przez podanie na gniazda X0, Y0 określonych
napięć z generatora stanów logicznych (wkładka SN1222). Stany sumy Z0 i przeniesienia C0
wskazywane są przez diody elektroluminescencyjne o barwie czerwonej. Świecenie diody oznacza
stan wysoki odpowiedniego wyjścia.
1
POLITECHNIKA RZESZOWSKA
Katedra Podstaw Elektroniki 2011
Poziomy wejść sumatora wymusza się przez podanie na X1, Y1 napięć z generatora stanów
logicznych. Wejście przeniesienia podłączone jest do przeniesienia z układu "a". Stany sumy Z1 i
przeniesienia C1 wskazywane są przez czerwone diody LED.
Układ sumatora akumulującego z rys. 1c zbudowany został na bazie czterobitowego pełnego
sumatora dwójkowego równoległego UCY7483 (układ asynchroniczny). Posiada on wejścia
składnika A dołączone do gniazd Y0, Y1, Y2, a składnika B do wejść (wyjść) S0÷S3. Do wejść
składnika B powinny być doprowadzone napięcia z generatora stanów logicznych SN1222. Stan
wyjścia przeniesienia układu obserwowany jest za pomocą diody LED oznaczonej symbolem C.
UCY74175 to poczwórny przerzutnik typu D (układ synchroniczny). Pełni on funkcję rejestru.
Wejście zerujące rejestr dołączone jest do gniazda CLR. Ponadto układ posiada wejście impulsów
zegarowych (taktujących), dołączone do gniazda CP. Do tego wejścia doprowadza się impulsy z
generatora SN3311. Impulsy te powinny być generowane pojedynczo (wyzwalanie ręczne).
Wyjścia układu Q1÷Q4 doprowadzone są do gniazd S0÷S3. Mogą być one obserwowane za
pomocą wskaźnika stanów logicznych SN9111 (zawierający dekoder dziesiętny).
Poziomy logiczne w wewnętrznych punktach pomiarowych (kontrolnych) A÷L układów z
rys. 1 mogą być wyznaczane za pomocą sondy logicznej SN6310. Przewód zasilający sondy
logicznej dołączyć należy do gniazda "probe" (na płytce drukowanej wkładki DM221A znajduje się
zasilacz do tej sondy).
Liczby umieszczone przy poszczególnych wejściach i wyjściach układów na rys. 1
odpowiadają numerom końcówek odpowiednich układów scalonych.
Rozmieszczenie gniazd połączeniowych na panelu czołowym oraz położenie diod
wskaźnikowych i punktów pomiarowych zilustrowano na rys. 2.
Rys.2. Panel czołowy i widok płytki drukowanej od strony elementów wkładki DM221A
.
3.
WYKAZ WKŁADEK
Do wykonania ćwiczenia potrzebne są następujące wkładki:
a) wkładka podstawowa DM221A,
b) generator stanów logicznych TTL czterowyjściowy SN1222*,
c) generator impulsów zegarowych SN3311*,
d) wskaźnik stanów logicznych SN9111*,
e) sonda logiczna SN6310,
f) kaseta z zasilaczem SA0115.
*
Opisy techniczne wkładek SN1222, SN3311 i SN9111 można znaleźć na stronie internetowej
KPE.
2
POLITECHNIKA RZESZOWSKA
Katedra Podstaw Elektroniki 2011
4.
ZAGADNIENIA WSTĘPNE I PROJEKTOWE
4.1
Jakiego typu cyfrowe układy scalone wykorzystano do budowy sumatorów we wkładce
DM221A?
4.2
Jakie schematy logiczne i właściwości według danych katalogowych posiadają układy scalone
SN7483 (UCY7483) i SN74175 (UCY74175)?
4.3
Ustalić sekwencje stanów logicznych oraz odpowiadające im liczby binarne i dziesiętne
podawane na wejścia układów badanych we wszystkich pomiarach.
4.4
Jak ustala się wartości dodawanych składników A i B w sumatorze akumulującym?
4.5
Ustalić wartości maksymalne liczb na wejściach i wyjściu sumatora akumulującego. Kiedy
nastąpi jego przepełnienie?
4.6
Wyjaśnić zasadę działania i wyświetlania stanów logicznych przez wkładkę SN9111. Jakie
kody binarne zostały zastosowane?
4.7
Opracować i narysować w protokole schematy pomiarowo-połączeniowe wkładek do
wszystkich pomiarów realizowanych w pkt. 5.
4.8
Przygotować wstępną wersję protokołu pomiarowego z uwzględnieniem wyznaczania stanów
logicznych w punktach pomiarowych.
5.
POMIARY
Wkładkę podstawową DM221A zasilić z gniazda zewnętrznego zasilacza SA0115
wykorzystując specjalny kabel połączeniowy. Umożliwi to obserwację diod wskaźnikowych tej
wkładki. Wkładki pomocnicze umieścić w kasecie.
5.1. Badanie półsumatora jednobitowego
Podając różne kombinacje poziomów logicznych na wejścia X0 i Y0, określić tablice stanów
logicznych wyjść Z0, C0 półsumatora jednobitowego.
5.2. Badanie sumatora jednobitowego
Podając różne kombinacje poziomów logicznych na wejścia X1 i Y1, określić tablice stanów
logicznych wyjść Z1, C1, a także stany logiczne punktów pomiarowych A÷H układów sumatora
jednobitowego. Pomiary wykonać przy różnych stanach przeniesienia.
5.3. Badanie sumatora dwubitowego
Wykorzystując układy z rys. 1a i 1b, tworzące wspólnie sumator dwubitowy, dodać kilka liczb
dwubitowych. Określić tablice logiczne funkcji wyjść sumatora dwubitowego. Wejścia X0, X1, Y0,
Y1 należy wysterować z generatora stanów logicznych SN1222. Pomiary wykonać przy różnych
stanach przeniesienia z sumy młodszych bitów.
5.4. Badanie sumatora akumulującego
Wejścia A0÷A2 i zerujące CLR należy wysterować z generatora SN1222. Do wejścia
taktującego CP doprowadzić sygnał z generatora SN3311 wyzwalanego ręcznie. Drugie wyjście
(równoległe) dołączyć do woltomierza DC lub oscyloskopu. Wyjścia Q1÷Q4 dołączyć do
wskaźnika stanów logicznych SN9111. Za podstawę odczytu przyjąć stan diod wskaźnikowych tej
wkładki, a wskaźnik siedmiosegmentowy potraktować pomocniczo.
1.
Ustalić i sprawdzić jakim zboczem wyzwalany (sterowany, przy jakim zboczu następuje
wpisanie wartości) jest rejestr 74175.
2.
Wykorzystując układ z rys. 1c dodać zadane dwie liczby A (A0÷A2) i B (B0÷B3). Obserwować
stany logiczne w punktach I÷L we wszystkich fazach dodawania.
3.
Dodać do siebie trzy lub cztery liczby tak, aby spowodować wystąpienie nadmiaru
(przepełnienia).
4.
Określić zachowanie się układu przy kilkukrotnym wprowadzaniu tej samej liczby.
5.
Zbudować przy użyciu sumatora akumulującego licznik w przód i tył (rewersyjny) i sprawdzić
jego działanie.
UWAGA!!!
Podczas pomiarów pamiętać o odpowiednim zerowaniu rejestru UCY74175
.
3
POLITECHNIKA RZESZOWSKA
Katedra Podstaw Elektroniki 2011
6.
OPRACOWANIE WYNIKÓW POMIARÓW
1.
Jakie funkcje logiczne są realizowane na wyjściach Z0, C0?
2.
Wyznaczyć funkcje logiczne dla punktów pomiarowych A÷H.
3.
Zaproponować sposób budowy pełnego sumatora 3-bitowego i n-bitowego.
4.
Określić wpływ liczby bitów sumatora na szybkość jego działania i podać metody zwiększenia
tej szybkości.
5.
Która dioda w sumatorze dwubitowym określa stan LSB, MSB, a która przeniesienie?
6.
Wyjaśnić jaka jest podstawowa różnica pomiędzy półsumatorem i sumatorem.
7.
Jaka jest wartość sumy, przy której występuje przepełnienie badanego sumatora
akumulującego?
8.
Czy w badanym układzie sumatora akumulującego wystąpi przepełnienie przy dodawaniu
dwóch liczb?
9.
Zaproponować sposób budowy układu odejmującego dwie liczby od siebie wykorzystującego
zasadę działania sumatora akumulującego.
10.
Wyjaśnić co powoduje dołączenie wejścia A3 sumatora 7483 do masy.
11.
Jaki jest schemat logiczny układu 74175? Jakim zboczem jest wyzwalany i jakim poziomem
resetowany?
12.
Jaki jest zakres wskazań wkładki SN9111. Do jakiej wartości binarnej wskaźnik
siedmiosegmentowy pokazuje poprawnie wartości dziesiętne. Jakie są wskazania dla
pozostałego zakresu? Wyjaśnić zaistniałą sytuację.
13.
Zasymulować działanie badanych układów w wybranym programie komputerowym.
14.
Jak działa i jaką role pełni układ μA723?
15.
Jakie są technologie wykonywania układów TTL? Które z nich zapewniają najszybsze
działanie?
7. LITERATURA
1.
Skorupski A.:
Podstawy budowy i działania komputerów
. WKiŁ, Warszawa, 2000.
2.
Pieńkoś J., Turczyński J.:
Układy scalone TTL w systemach cyfrowych
. WKiŁ, Warszawa
1986.
3.
Stallings W.:
Organizacja i architektura systemu komputerowego
. WNT, Warszawa, 2000.
4.
Biernat J.:
Arytmetyka komputerów
. PWN, Warszawa, 1996.
5.
Sasal W.:
Układy scalone serii UCA64/UCY74
. WKiŁ, Warszawa, 1985.
6.
Łakomy M , Zabrodzki J :Cyfrowe układy scalone PWN, Warszawa, 1980
7.
Tietze , Schenk : Układy półprzewodnikowe WNT, Warszawa, 2000
8.
Kalisz J.: Podstawy elektroniki cyfrowej WKiŁ, Warszawa, 2001.
9.
Feichtinger :Mikrokomputery – poradnik WKiŁ, Warszawa, 1985.
10.
strony internetowe na temat układów cyfrowych
4
[ Pobierz całość w formacie PDF ]